2017年4月18日，中國上海–楷登電子（美國Cadence公司，NASDAQ:CDNS）今日正式發(fā)布針對7nm工藝的全新Virtuoso?先進工藝節(jié)點平臺。通過與采用7nmFinFET工藝的早期客戶展開緊密合作，Cadence成功完成了Virtuoso定制設計平臺的功能拓展，新平臺能幫助客戶管理由于先進工藝所導致的更復雜的設計以及特殊的工藝效應。新版Virtuoso先進工藝平臺同樣支持所有主流FinFET先進節(jié)點，性能已得到充分認證；同時提高了7nm工藝的設計效率。

為了應對7nm設計的眾多技術挑戰(zhàn)，Virtuoso先進工藝平臺提供豐富的版圖設計功能，包括：支持多重曝光（MPT）的色彩感知的編輯功能、支持FinFET網格功能、及支持模塊生成器（ModGen）器件陣列編輯功能等多種高級編輯功能。同時，在電路設計流程中，客戶可以使用Spectre?APS仿真器、VirtuosoADE產品套件和Virtuoso原理圖編輯器執(zhí)行對多工藝邊界的蒙特卡洛分析（MonteCarloAnalysis），從而加強電路設計的差異分析。

如需了解7nm工藝Virtuoso先進工藝節(jié)點擴展平臺的全新內容，請參訪www.cadence.com/go/virtuosoadvancednode。

“作為移動運算的領軍企業(yè)之一，我們致力于以最高性能、最低功耗和最高密度實現創(chuàng)新的先進工藝節(jié)點設計，”聯發(fā)科技（MediaTek）模擬設計與電路技術部總經理ChingSanWu表示?！拔覀兣cCadence長期開展密切合作，成功開發(fā)并部署了基于Virtuoso先進工藝節(jié)點平臺的定制設計方法。采用Cadence針對7nm工藝專門開發(fā)的多項獨特功能，我們得以成功實現近期的流片?！?/p>

新版Virtuoso先進工藝節(jié)點平臺的主要特色包括：

·多重曝光和色彩感知版圖：新平臺為各種色彩感知“多重曝光”定制設計流程提供關鍵支持，符合7nm工藝的基準要求，并助用戶提高設計生產力。

·ModGen器件陣列：提供與關鍵合作伙伴共同開發(fā)的模塊組，助設計師提高7nm工藝節(jié)點生產力，降低版圖復雜度。

·自動FinFET布局：支持自動FinFET網格布局，全面簡化7nm工藝所需的基于顏色的FinFET設計方法。在充分了解7nm工藝限制條件的基礎上，Virtuoso先進工藝節(jié)點平臺大幅簡化了版圖設計，并將7nm設計中常見錯誤發(fā)生的可能性降至最低；從而使定制的數字和模擬模塊的版圖設計時間縮短最高達50%。

·差異分析：支持針對FinFET技術的高性能蒙特卡洛分析和高西格瑪分析，可使總的仿真時間縮短至原時長的十分之一。

“經過長期的創(chuàng)新實踐以及與業(yè)界領袖的戰(zhàn)略合作，Cadence已經成為先進工藝節(jié)點定制設計工具的頂尖供應商，”Cadence高級副總裁兼定制IC和PCB事業(yè)部總經理TomBeckley表示?！巴ㄟ^與聯發(fā)科技等客戶的廣泛合作，我們降低7nm工藝設計成本的方法已獲得充分證實。我們的許多客戶都已使用Virtuoso先進工藝節(jié)點平臺成功流片，交付量產?！?/p>

更多資訊請關注電力電子頻道