【臺(tái)積電公開(kāi)透露7納米及以下工藝規(guī)劃】在臺(tái)積電2018技術(shù)研討會(huì)上，臺(tái)積電業(yè)務(wù)發(fā)展副總裁B．J．Woo博士介紹了移動(dòng)應(yīng)用和HPC計(jì)算領(lǐng)域的市場(chǎng)趨勢(shì)，并分享了臺(tái)積電在這兩個(gè)細(xì)分市場(chǎng)技術(shù)服務(wù)方面取得的突破性進(jìn)展。

5G和AI是兩個(gè)雙位數(shù)據(jù)增長(zhǎng)的領(lǐng)域，將成為接下來(lái)的主流市場(chǎng)。對(duì)于移動(dòng)領(lǐng)域而言，從4GLTE向5G的轉(zhuǎn)變需要更高的調(diào)制解調(diào)速度（從1Gbps到10Gbps），CPU速度提高50％，GPU速度提高兩倍，雙晶體管密度提高3倍，AI引擎性能提高至3TOPS每秒，并且沒(méi)有太多的功耗增加。在這個(gè)細(xì)分市場(chǎng)上，臺(tái)積電正在迎來(lái)從28HPC＋向16FFC的轉(zhuǎn)變。

在云端，隨著計(jì)算需求向網(wǎng)絡(luò)邊緣移動(dòng)，數(shù)據(jù)中心交換機(jī)吞吐量需要從12．8Tbps增長(zhǎng)到25．6Tbps。同樣地，雙內(nèi)存帶寬，3到4倍的AI加速器吞吐量和4倍的晶體管密度正在到來(lái)。

7納米技術(shù)進(jìn)展

Woo博士表示，提供高密度和功率要求以滿足數(shù)據(jù)密集型AI應(yīng)用的低延遲是臺(tái)積電10納米工藝成功的關(guān)鍵。7納米節(jié)點(diǎn)在提供出色的PPA值方面取得了良好的進(jìn)展，密度提高超過(guò)3倍，速度增益超過(guò)35％，功耗降低超過(guò)65％。

N7HPC通道速度超過(guò)N7移動(dòng)（7．5Tvs6T），速度提高13％，并通過(guò)良率和質(zhì)量測(cè)試。部分原因是臺(tái)積電成功利用了N10D0的杠桿學(xué)習(xí)，并將其作為Fab15的目標(biāo)。

N7IP生態(tài)系統(tǒng)也處于準(zhǔn)備就緒狀態(tài)，預(yù)計(jì)到2018年底，移動(dòng)、高性能計(jì)算、汽車和服務(wù)器將會(huì)有超過(guò)50個(gè)版本。預(yù)計(jì)7nm技術(shù)具有與其前代28nm／16nm節(jié)點(diǎn)類似的長(zhǎng)壽命。從浸入到EUV縮放和更密集的標(biāo)準(zhǔn)單元架構(gòu)的遷移組合使整體顯著提升。

EUV采用和N7＋流程節(jié)點(diǎn)

Woo博士分享了N7＋上EUV應(yīng)用程序的一些進(jìn)展。EUV適用于選定的圖層，降低了工藝復(fù)雜性并增強(qiáng)了圖案的保真度。它還支持未來(lái)的技術(shù)擴(kuò)展，同時(shí)提供更好的性能、良率和更短的周期時(shí)間。Woo博士表示，N7＋EUV與N7＋浸入式相比具有更緊密分布的通孔電阻字樣，因?yàn)樗哂懈玫木鶆蛐浴?/p>

N7＋的價(jià)值主張包括在N7上提供20％以上的邏輯密度，在相同速度下降低10％的功耗，并且對(duì)客戶的持續(xù)合作項(xiàng)目預(yù)計(jì)會(huì)有額外的性能提升。

N7＋在N7節(jié)點(diǎn)上也將有兩位數(shù)的良好增長(zhǎng)，因?yàn)樗孟嗤脑O(shè)備和工具來(lái)獲得牽引力。Woo博士聲稱，N7＋比其他代工廠的缺陷密度更低，以及與N7基準(zhǔn)相當(dāng)?shù)?56MbSRAM產(chǎn)量和器件性能。臺(tái)積電提供從N7到N7＋的簡(jiǎn)單IP移植，以便那些不需要重新設(shè)計(jì)的設(shè)計(jì)實(shí)體。

HPC和N7＋過(guò)程節(jié)點(diǎn)

對(duì)于HPC平臺(tái)解決方案，從N7向N7＋的轉(zhuǎn)變涉及到EUV，更密集的標(biāo)準(zhǔn)單元架構(gòu)，超低Vt晶體管，高性能單元，超高密度MIM電容和更大的CPP。

N7＋通過(guò)使用創(chuàng)新的標(biāo)準(zhǔn)單元架構(gòu)提供更好的性能和功耗。它可以在相同的面積內(nèi)實(shí)現(xiàn)更高的散熱片密度。另一方面，通過(guò)在非時(shí)序關(guān)鍵區(qū)域應(yīng)用單鰭片來(lái)降低功耗，可以減少大約20％的電容，并減少動(dòng)態(tài)功率數(shù)量。

采用新結(jié)構(gòu)還可以提高M(jìn)IM電容和HPC3％至5％的利用率。N7＋設(shè)計(jì)套件已準(zhǔn)備好支持IP生態(tài)系統(tǒng)。

N5價(jià)值定位

N5具有新的elVt（極低Vt），與N7相比，最大加速速度提高了25％，采用了積極的縮放和全面的EUV。N5在256MbSRAM上取得了兩位數(shù)的良好進(jìn)展。風(fēng)險(xiǎn)生產(chǎn)預(yù)計(jì)為2019年上半年。

與N7流程（使用ARMA72CPU內(nèi)核＋內(nèi)部環(huán)形振蕩器）相比，Woo博士還分享了一些指標(biāo)：

－速度提高15％（最高速度達(dá)25％）

－功率減少30％

－通過(guò)創(chuàng)新的布局和布線提高了1．8倍的邏輯密度

－通過(guò)polypitch縮小和選擇性Lg和fin提高1．3倍模擬密度，產(chǎn)生更加結(jié)構(gòu)化的布局

16FFC／12FFC技術(shù)

Woo博士最后談到了射頻技術(shù)和路線圖。她提到基于N16和N12FinFet的平臺(tái)技術(shù)覆蓋廣泛，涉及HPC、移動(dòng)、消費(fèi)者和汽車。16FFC和12FFC都表現(xiàn)出強(qiáng)大的采用數(shù)據(jù)，超過(guò)220個(gè)帶。12FFC相較于16FFC，通過(guò)雙螺距BEOL、設(shè)備boost、6道stdcell庫(kù)和0．5VVCCmin實(shí)現(xiàn)10％的速度增益、20％的功率減少和20％的邏輯密度增加。