【FD-SOI和FinFET晶體管技術(shù)雖已實(shí)現(xiàn)量產(chǎn)，但工藝仍面臨重重控制困境】在半導(dǎo)體行業(yè)中，F(xiàn)D-SOI和FinFET晶體管技術(shù)已實(shí)現(xiàn)量產(chǎn)，IC制造商正深入開(kāi)拓這兩項(xiàng)技術(shù)以進(jìn)一步提高性能，滿足各種客戶的特殊技術(shù)和經(jīng)濟(jì)需求。

不過(guò)，在開(kāi)發(fā)下一代FD-SOI和FinFET技術(shù)所需工藝時(shí)，兩種晶體管技術(shù)工藝都面臨著同樣的問(wèn)題，包括設(shè)計(jì)和工藝系統(tǒng)性缺陷激增、制程誤差冗余縮減、工藝程序變化不斷等等。

雖然綜合了檢測(cè)、測(cè)量、數(shù)據(jù)分析的工藝控制解決方案，對(duì)IC制造商解決工藝難題起到了重要作用，但由于FD-SOI和FinFET晶體管存在器件架構(gòu)和材料上的根本性差異，每一種技術(shù)都需采用特定的工藝控制策略，以便晶圓廠商能發(fā)現(xiàn)、確定并解決工藝中的相關(guān)問(wèn)題。

請(qǐng)輸入描述

FD-SOI（全耗盡型絕緣硅）技術(shù)正應(yīng)用于物聯(lián)網(wǎng)、汽車(chē)和機(jī)器學(xué)習(xí)等相關(guān)設(shè)備中。目前28納米FD-SOI設(shè)計(jì)節(jié)點(diǎn)已全面投產(chǎn)，22納米和12納米正在開(kāi)發(fā)中，并有望擴(kuò)展至10納米以下的設(shè)計(jì)節(jié)點(diǎn)。

FD-SOI技術(shù)是一種平面工藝，通過(guò)使用不同的起始襯底來(lái)杠桿化和延伸現(xiàn)有批量CMOS平面制造工藝的性能。FD-SOI的襯底中，在硅基底上布有一層超薄的氧化物薄膜以充當(dāng)絕緣層。

與傳統(tǒng)的塊狀硅技術(shù)相比較，F(xiàn)D-SOI技術(shù)能提供更好的電晶體靜電特性，也能降低影響元件性能的泄漏電流。SOI襯底由晶圓廠商制造，而晶圓廠商必須完成特定的檢測(cè)和測(cè)量控制，才能確?；迳a(chǎn)達(dá)到IC制造商的必需規(guī)格。

晶圓廠商需要依靠的工藝控制系統(tǒng)，包括：

無(wú)圖案晶圓缺陷檢測(cè)儀，幫助晶圓廠商優(yōu)化工藝，確保最終成品不出現(xiàn)微塵粒子、堆垛層錯(cuò)、滑移線、劃痕和其他缺陷。

裸晶圓幾何測(cè)量系統(tǒng)，能確保達(dá)到基板平整度，邊緣輾軋和前后端線納米形貌等要求。

薄膜測(cè)量系統(tǒng)，可優(yōu)化和控制SOI薄膜疊層的厚度和均勻度。

FD-SOI的器件制造工藝與體硅CMOS工藝非常相似。所以，大批量CMOS工藝控制的方法也適用于FD-SOI，包括使用圖案化和無(wú)圖案晶圓缺陷檢測(cè)儀進(jìn)行在線缺陷監(jiān)測(cè)和工藝工具鑒定等。不過(guò)，在包括薄膜測(cè)量和套刻測(cè)量的FEOL測(cè)量上還是有差異。

用于FD-SOI襯底的薄表面堆棧是透明的，所以需要薄膜和套刻測(cè)量系統(tǒng)的光學(xué)技術(shù)和先進(jìn)的建模/算法，以便能準(zhǔn)確建模，并有效測(cè)量該襯底堆棧上的架構(gòu)。

相對(duì)于FD-SOI，主要用于高性能器件（如GPU和CPU）的FinFET已實(shí)現(xiàn)45納米、28納米、16/14納米和10納米邏輯設(shè)計(jì)節(jié)點(diǎn)的全面投產(chǎn)，而7納米預(yù)計(jì)在今年也會(huì)正式量產(chǎn)。

FinFET的創(chuàng)新性3D晶體管架構(gòu)，可讓IC制造商生產(chǎn)出尺寸更小、速度更快、功耗更低的器件。在1Xnm設(shè)計(jì)節(jié)點(diǎn)上生產(chǎn)FinFET涉及到多重圖案化技術(shù)的使用，比如使用自對(duì)準(zhǔn)四重圖案化技術(shù)，可以實(shí)現(xiàn)預(yù)期器件的最終尺寸，但這大大增加了晶體管生產(chǎn)的工藝步驟。

所以，F(xiàn)inFET的工藝控制不僅需要高靈敏度檢測(cè)和測(cè)量系統(tǒng)來(lái)解決較小的關(guān)鍵缺陷和三維器件結(jié)構(gòu)，而且還需要高生產(chǎn)率來(lái)有效監(jiān)測(cè)和控制因使用多重圖案化技術(shù)而增加的工藝步驟。

考慮到FinFET3D晶體管架構(gòu)，主要的測(cè)量難點(diǎn)在于精確測(cè)量與器件性能相關(guān)的各種參數(shù)-例如鰭片的側(cè)壁角度，復(fù)雜薄膜堆疊的厚度以及圖案套刻的誤差。隨著多重圖案化技術(shù)的應(yīng)用，套刻測(cè)量系統(tǒng)還必須能準(zhǔn)確和有力地反饋層內(nèi)和層間套刻誤差。

支持FinFET生產(chǎn)的關(guān)鍵測(cè)量系統(tǒng)包括：

SpectraShape10K，測(cè)量器件形狀和關(guān)鍵尺寸

Archer600和ATL，測(cè)量重疊誤差

SpectraFilmF1，測(cè)量薄膜厚度

由于FinFET的制造尺寸較小而工藝步驟較多，所以缺陷檢測(cè)儀需要高分辨率、光學(xué)濾波和算法來(lái)最優(yōu)地提取噪聲圖像中的缺陷信號(hào)，同時(shí)也需要高吞吐量來(lái)覆蓋全晶片檢測(cè)。有了這些屬性，缺陷檢查和審查系統(tǒng)就可以從一系列工藝程序中發(fā)現(xiàn)，識(shí)別并控制極小的關(guān)鍵缺陷。

為了確保能找到所有的關(guān)鍵缺陷類(lèi)型，晶圓廠商有多方面的檢測(cè)方法，包括：

廠內(nèi)光罩檢測(cè)，監(jiān)測(cè)并再認(rèn)證可能會(huì)影響到全掩膜版關(guān)鍵缺陷的光罩

多功能缺陷查找法，用光學(xué)圖案化晶圓檢測(cè)儀和電子束審查工具查找出所有系統(tǒng)缺陷類(lèi)型，并顯示出晶圓級(jí)缺陷特征，可幫助工程師識(shí)別缺陷源

對(duì)關(guān)鍵缺陷進(jìn)行內(nèi)聯(lián)和工具監(jiān)控，快速識(shí)別影響良率的偏移

這些針對(duì)FinFET的綜合檢查策略能讓工程師表征和監(jiān)測(cè)整個(gè)工廠的工藝流程，可以為工程師下達(dá)糾正措施提供準(zhǔn)確的信息。