所以從CPU與最終儲(chǔ)存器之間，必須建立數(shù)層的中介存儲(chǔ)器來轉(zhuǎn)換，CPU與幾個(gè)層次的髙速緩存(cache)SRAM整合在一起，然后外接速度較慢、但每位元價(jià)格稍便宜的DRAM，最后到速度差幾個(gè)數(shù)量級(jí)、但每位元價(jià)格最低廉的的SSD，這就是現(xiàn)存所謂的存儲(chǔ)器體制(memoryhierarchy)。

這樣層層的轉(zhuǎn)送變成現(xiàn)在運(yùn)算最大的速度和能耗瓶頸，單從能耗來講，計(jì)算機(jī)從儲(chǔ)存器擷取所需要的數(shù)據(jù)層層上傳、運(yùn)算完又層層回送儲(chǔ)存，這些傳遞所損耗的能量占整個(gè)過程的80%以上。至于速度更不用講了，運(yùn)算CPU的速度與儲(chǔ)存器的速度有好幾個(gè)數(shù)量級(jí)的差距，雖然可以用中介存儲(chǔ)器的處理來減少怠速，但一個(gè)完整的運(yùn)算／儲(chǔ)存周期大部分的時(shí)間是用在傳遞和儲(chǔ)存資料。

之所以有這樣的困境是因?yàn)閹缀跛械膬?chǔ)存器或存儲(chǔ)器都面臨這樣的兩難：要讀寫快的，就不容易穩(wěn)定儲(chǔ)存；要穩(wěn)定儲(chǔ)存的，讀寫速度就慢。這不僅是在過去半導(dǎo)體遭遇的困境，以后在新興存儲(chǔ)器、甚至量子位元我們還會(huì)再遭遇類似的問題。譬如超導(dǎo)體量子位元計(jì)算快，但量子位元退相干(decoherence)也快，容易產(chǎn)生錯(cuò)誤。氮缺陷奈米鉆石(nitrogenvacancynanodiamond)量子位元很穩(wěn)定，甚至在室溫下也可以維持好一陣子，但讀寫卻是千難萬難。

目前半導(dǎo)體對(duì)于存儲(chǔ)器體制的處理方式是用不同材料、不同運(yùn)作機(jī)制，提供不同特性的存儲(chǔ)器／儲(chǔ)存器，層層部署。最理想的狀況是在存儲(chǔ)器／儲(chǔ)存器中直接運(yùn)算—兩者合而為一，就沒有傳送、讀寫等功耗和速度等的損失問題，這就是現(xiàn)在已經(jīng)開始進(jìn)入議題的in-memorycomputing，今年的IEDM會(huì)議就有以PCM做in-memorycomputing展示的論文。但是能做這樣工作的存儲(chǔ)器／儲(chǔ)存器要具備三個(gè)特性，一是轉(zhuǎn)換(switch)要快。再者，密度要高，因?yàn)楝F(xiàn)在CPU的gatecount很多。最后，要能永久儲(chǔ)存。但是目前同時(shí)具有這三個(gè)性質(zhì)的存儲(chǔ)器／儲(chǔ)存器還不存在，所以這是長(zhǎng)遠(yuǎn)目標(biāo)。

近期比較可能達(dá)到的是過去已開始談?wù)摰膬?chǔ)存級(jí)存儲(chǔ)器(StorageClassMemory；SCM)，或者意涵稍有差異、現(xiàn)在另外叫PermanentMemory(PM)。要之，兩者都是整合了存儲(chǔ)器和儲(chǔ)存器的功能的單一器件，至少縮短了資料傳遞的流程?，F(xiàn)在跨出第一步的是PCM陣營，基本上PCM由于多層堆棧，密度可以加高，讀寫速度雖遠(yuǎn)較NAND為髙，但仍不如DRAM，所以還是需要以微控制器來調(diào)節(jié)，結(jié)構(gòu)好像與現(xiàn)在的NANDSSD沒太大差別。但是由于終端儲(chǔ)存器與CPU運(yùn)算的差距大幅縮小，量變有可能導(dǎo)致質(zhì)變。譬如可匹配的平行處理核就可以大幅增加。

另一個(gè)可以與之競(jìng)爭(zhēng)的對(duì)手是MRAM。目前沒有大廠生產(chǎn)制造，價(jià)格居髙不下。但是技術(shù)的進(jìn)展已到寫入時(shí)間10ns，訪問時(shí)閑20ns，略優(yōu)于DRAM。而其耐久性近乎無窮大，只是單元細(xì)胞的尺寸(cellsize)還降不下來。但是MRAM是可以如NAND般往3D發(fā)展的，而PCM的堆棧到8層已達(dá)最大經(jīng)濟(jì)效益，功耗比較大，耐久性也頗有不如。兩者的競(jìng)爭(zhēng)，將是存儲(chǔ)器／儲(chǔ)存器演化的重要觀察指標(biāo)。