“摩爾定律”曾主宰著半導(dǎo)體芯片一次次創(chuàng)造技術(shù)發(fā)展的奇跡，但近年來(lái)關(guān)于“摩爾定律”放緩甚至終結(jié)的聲音愈演愈烈，“后摩爾時(shí)代”成為行業(yè)一大熱詞。

　　新工藝制程發(fā)展讓芯片體積性能不斷迭代，同時(shí)帶來(lái)了高昂的科研成本：據(jù)IBS統(tǒng)計(jì)，一個(gè)28nm芯片的設(shè)計(jì)成本在4000萬(wàn)美元，16nm芯片設(shè)計(jì)成本約1億美元，而5nm芯片的設(shè)計(jì)成本更高達(dá)5.4億美元。工藝微縮的前景幾乎打破摩爾定律 “投資發(fā)展制程——芯片生產(chǎn)成本降低——制程再投資”的邏輯。

　　在延伸“摩爾定律”的道路上，Chiplet(芯粒)生逢其時(shí)。

　　3月2日，英特爾聯(lián)合10家芯片巨頭成立Chiplet標(biāo)準(zhǔn)聯(lián)盟，正式推出Chiplet(芯粒)的通用標(biāo)準(zhǔn)“UCle”(Universal Chiplet Interconnect Express通用芯?；ミB)，用來(lái)打通各家芯片鏈接協(xié)議，構(gòu)建一個(gè)開放可互操作的Chiplet生態(tài)系統(tǒng)。

　　正當(dāng)業(yè)內(nèi)詫異Chiplet聯(lián)盟成員沒(méi)有蘋果、遺憾沒(méi)有中國(guó)大陸芯片廠商問(wèn)津時(shí)，3月14日，來(lái)自芯東西的一篇報(bào)道，透露出國(guó)內(nèi)Chiplet標(biāo)準(zhǔn)即將面世的消息，國(guó)標(biāo)Chiplet草案已制訂完畢并有望在2022年第一季度公示，今年年底將進(jìn)行《小芯片接口總線技術(shù)要求》初版標(biāo)準(zhǔn)發(fā)布，或?qū)⒊蔀閲?guó)產(chǎn)芯片打破制程封鎖，實(shí)現(xiàn)彎道超車的重要引擎。

　　小芯片“續(xù)寫”摩爾定律?

　　作為先進(jìn)封裝技術(shù)的代表，Chiplet走向了和傳統(tǒng)SoC完全不同的道路。它將復(fù)雜芯片拆解成一組具有單獨(dú)功能的小芯片單元die(裸片)，通過(guò)die-to-die將模塊芯片和底層基礎(chǔ)芯片封裝組合在一起，類似于搭建樂(lè)高積木，形成一個(gè)系統(tǒng)芯片。

　　Chiplet的概念早在10余年前就被提出，Marvell創(chuàng)始人周秀文博士在ISSCC2015大會(huì)上提出了提出Mochi架構(gòu)的概念，他認(rèn)為Mochi可成為諸多應(yīng)用的基礎(chǔ)架構(gòu)。幾年后，這個(gè)概念開花結(jié)果，在經(jīng)濟(jì)優(yōu)勢(shì)和市場(chǎng)驅(qū)動(dòng)下，AMD、臺(tái)積電、英特爾、英偉達(dá)等芯片巨頭廠商嗅到了這個(gè)領(lǐng)域的市場(chǎng)機(jī)遇，形成了現(xiàn)在的Chiplet。

　　使用Chiplet 的好處很多，以SoC為代表的集成芯片正面臨經(jīng)濟(jì)邊界和物理邊界兩大難題：一是先進(jìn)制程工藝成本高昂，二是模擬電路、I/O 等愈來(lái)愈難以隨著制程技術(shù)縮小。

　　而Chiplet在理論上完美補(bǔ)足了這兩個(gè)“缺陷”，用成熟的工藝把大芯片分成小芯片，能通過(guò)量產(chǎn)有效改善良率，同時(shí)降低制造成本。根據(jù)研究人員分析，這項(xiàng)技術(shù)可以將大型7nm設(shè)計(jì)的成本降低高達(dá)25%;在5nm及以下的情況下節(jié)省成本更大。

　　其次，Chiplet可以降低微縮設(shè)計(jì)的復(fù)雜程度與設(shè)計(jì)成本，以電路分割的小芯片各自強(qiáng)化相應(yīng)功能、制程技術(shù)、尺寸，最后整合在一起，以克服制程微縮的挑戰(zhàn)。

　　3月初Apple春季發(fā)布會(huì)上曝光的“宇宙級(jí)處理器”M1 Ultra 就是用兩個(gè)M1芯片采用UltraFusion的架構(gòu)封裝技術(shù)完成的，搭載了1140億個(gè)晶體管。根據(jù)蘋果和臺(tái)積電公布的專利論文來(lái)看，業(yè)內(nèi)人士猜測(cè)，UltraFusion應(yīng)是基于臺(tái)積電第五代CoWoS Chiplet技術(shù)的互連架構(gòu)。M1 ultra芯片充分顯示了Chiplet在封裝互連技術(shù)、半導(dǎo)體制造和電路設(shè)計(jì)上的巨大想象空間。

　　蘋果M1的工藝思路，與我國(guó)即將推出的Chiplet標(biāo)準(zhǔn)技術(shù)不謀而合。

　　彎道超車：中國(guó)特色的Chiplet標(biāo)準(zhǔn)

　　對(duì)我國(guó)半導(dǎo)體產(chǎn)業(yè)而言，Chiplet被認(rèn)為是與國(guó)外差距較小的先進(jìn)封裝技術(shù)，被看作是后摩爾時(shí)代中國(guó)集成電路企業(yè)突破的希望，越來(lái)越多的企業(yè)與工廠加大對(duì)Chiplet的研發(fā)：華為是國(guó)內(nèi)最早嘗試Chiplet的一批公司，海思半導(dǎo)體在早期就與臺(tái)積電合作過(guò)Chiplet技術(shù)，國(guó)產(chǎn)芯片廠商芯動(dòng)科技在一款高性能服務(wù)器級(jí)顯卡GPU上使用了INNOLINK Chiplet技術(shù)……

　　小芯片有著卓越的經(jīng)濟(jì)優(yōu)勢(shì)，但作為新生技術(shù)也面臨不少挑戰(zhàn)。困于不同架構(gòu)、不同制造商生產(chǎn)的die之間的互連接口和協(xié)議的不同，Chiplet的研發(fā)者在設(shè)計(jì)之初就得考慮工藝制程、封裝技術(shù)、系統(tǒng)集成、擴(kuò)展傳輸?shù)戎T多復(fù)雜因素，這使得Chiplet的設(shè)計(jì)過(guò)程異常艱難。AMD的高級(jí)研究員Bryan Black概述了Chiplet芯片設(shè)計(jì)的九個(gè)考慮和挑戰(zhàn)：

　　如何在一個(gè)系統(tǒng)中劃分die

　　設(shè)計(jì)重用

　　管理參數(shù)變化

　　功率輸出

　　連接速度

　　劃分開銷

　　全局時(shí)鐘

　　die的安全

　　熱管理

　　樂(lè)高玩具之所以全球風(fēng)行，基礎(chǔ)在于其積木模件的標(biāo)準(zhǔn)化，而Chiplet除了工藝設(shè)計(jì)之外的另一個(gè)難題，是die-to-die互聯(lián)的標(biāo)準(zhǔn)化。

　　在UCle出現(xiàn)之前，眾多芯片廠商都在“自說(shuō)自話式”推廣自家互聯(lián)標(biāo)準(zhǔn)：如英偉達(dá)推出用于GPU的高速互聯(lián)NV Link方案;Intel免費(fèi)向外界授權(quán)的AIB接口總線協(xié)議;臺(tái)積電也有TSMC和ARM合作搞了LIPINCON協(xié)議;AMD主張的Infinity Fabrie總線互聯(lián)技術(shù)，以及用于存儲(chǔ)芯片堆疊互聯(lián)的HBM接口等等。

　　UCle的推行，讓本在市場(chǎng)上互相傾軋的幾大巨頭開始攜手抱團(tuán)，可見Chiplet的商業(yè)價(jià)值與無(wú)限潛力。開始推廣Chiplet標(biāo)準(zhǔn)化的時(shí)代就這樣悄然來(lái)臨。

　　面對(duì)UCle的出現(xiàn)，芯謀研究分析師認(rèn)為，“我們要繼續(xù)走好自己的路，在加速國(guó)產(chǎn)化替代的同時(shí)，做好應(yīng)對(duì)一切沖擊的準(zhǔn)備，UCIe提供了一種可參考的產(chǎn)業(yè)平臺(tái)機(jī)制，我們亦可以通過(guò)組建內(nèi)部產(chǎn)業(yè)聯(lián)盟的方式來(lái)優(yōu)化產(chǎn)業(yè)分工，進(jìn)一步加快國(guó)內(nèi)產(chǎn)業(yè)發(fā)展，提高國(guó)內(nèi)半導(dǎo)體產(chǎn)業(yè)對(duì)于沖擊的耐受力。”

　　在2021年1月，國(guó)內(nèi)半導(dǎo)體巨頭華為海思牽頭，與中芯國(guó)際、紫光展銳、長(zhǎng)江存儲(chǔ)、龍芯等國(guó)產(chǎn)半導(dǎo)體相關(guān)企業(yè)，組建了中國(guó)國(guó)產(chǎn)芯片聯(lián)盟。2021年5月，中國(guó)計(jì)算機(jī)互連技術(shù)聯(lián)盟(以下簡(jiǎn)稱CCITA)在中電標(biāo)協(xié)立項(xiàng)了Chiplet標(biāo)準(zhǔn)——《小芯片接口總線技術(shù)要求》，由國(guó)家部委和多個(gè)芯片廠商合作展開標(biāo)準(zhǔn)制定工作。

　　據(jù)“芯東西”報(bào)道，《小芯片接口總線技術(shù)要求》草案現(xiàn)已制訂完畢，即將進(jìn)入征求意見階段，預(yù)計(jì)第一季度掛網(wǎng)公示和意見征集，第二季度完成技術(shù)驗(yàn)證計(jì)劃制訂，2022年底前完成技術(shù)驗(yàn)證和確定標(biāo)準(zhǔn)文本，并發(fā)布首個(gè)可用的Chiplet協(xié)議版本。

　　CCITA秘書長(zhǎng)、中科院計(jì)算所研究員郝沁汾認(rèn)為，“集成電路互連技術(shù)現(xiàn)階段對(duì)我們國(guó)家的價(jià)值，主要是解決我們完全無(wú)法使用先進(jìn)制程的問(wèn)題，如采用28nm的芯片，通過(guò)chiplet的方式，使其性能和功能接近16甚至7nm工藝的芯片性能。”

　　解決互聯(lián)標(biāo)準(zhǔn)只是第一步，在技術(shù)層面，Chiplet 還面臨著來(lái)自先進(jìn)封裝、測(cè)試、軟件配合等多個(gè)方面的挑戰(zhàn)，郝沁汾坦言，“但是做到像PCIe、CXL這樣的普及程度，還需要更長(zhǎng)時(shí)間，也需要國(guó)內(nèi)企業(yè)的支持。”

　　學(xué)界人士也指出，在目前芯片工藝被國(guó)際形勢(shì)“卡脖子”的情況下，通過(guò)研究Chiplet先進(jìn)封裝，在一定程度上“繞開”被卡的技術(shù)難點(diǎn)，甚至實(shí)現(xiàn)所謂的“彎道超車”、“換道超車”是很多人自然而然的想法，但集成電路產(chǎn)業(yè)的積累不是短時(shí)間可以完成的，Chiplet不是救市良方也不是靈丹妙藥，它不過(guò)是一種技術(shù)發(fā)展的思路而已，國(guó)內(nèi)廠商要走“自研”路線，仍需打磨很長(zhǎng)時(shí)間。

　　而對(duì)整個(gè)IOT行業(yè)來(lái)說(shuō)，面對(duì)最大的痛點(diǎn)——碎片化，Chiplet為我們提供了一種組裝化的思路，去面對(duì)技術(shù)碎片化、應(yīng)用碎片化，當(dāng)我們將這個(gè)思路擴(kuò)展，用不同的物聯(lián)網(wǎng)技術(shù)去組合搭載解決碎片化的場(chǎng)景，就讓1+1>2成為可能。