據(jù)日經(jīng)中文網(wǎng)報道，日本東京工業(yè)大學(xué)及AOI Electronics等研究團(tuán)隊開發(fā)出了連接功能不同的多個半導(dǎo)體芯片、使其像一個芯片一樣工作的關(guān)鍵技術(shù)。該技術(shù)可以提高芯片的集成密度和電氣特性，改善成品率。
報道指出，過去，芯粒之間的連接大多使用被稱為“中介層(Interposer)”的中間基板。中介層的主流是硅基板，但這種基板在電氣特性、定位精度、成本等方面存在問題。
而此次的技術(shù)優(yōu)勢在于能以最小限度的元素實現(xiàn)芯粒之間或者芯粒與外部的連接。可以輕松提高芯粒的集成密度，或者改善電氣特性，而且容易進(jìn)行連接的定位。另一個優(yōu)點是能夠提高使芯粒與外部實現(xiàn)電氣連接的布線的高頻特性和散熱性能。
當(dāng)前，隨著芯片制程的演進(jìn)，由于設(shè)計實現(xiàn)難度更高，流程更加復(fù)雜，芯片全流程設(shè)計成本大幅增加，“摩爾定律”日趨放緩。
在此背景下，Chiplet(芯?；蛐⌒酒?被業(yè)界寄予厚望，或?qū)牧硪粋€維度來延續(xù)摩爾定律的“經(jīng)濟(jì)效益”。有業(yè)內(nèi)觀點認(rèn)為，Chiplet可以大幅提高大型芯片的良率;有利于降低設(shè)計的復(fù)雜度和設(shè)計成本;有望降低芯片制造的成本。
今年3月，AMD、Arm、ASE、英特爾、高通、三星和臺積電等半導(dǎo)體廠商以及Google Cloud、Meta、微軟等十余家科技行業(yè)巨頭共同成立了通用小芯片互聯(lián)(UCIe)產(chǎn)業(yè)聯(lián)盟，旨在推廣UCIe技術(shù)標(biāo)準(zhǔn)，構(gòu)建完善生態(tài)，使之成為異構(gòu)封裝小芯片未來片上互聯(lián)標(biāo)準(zhǔn)，其成員是半導(dǎo)體、封裝、IP供應(yīng)商、代工廠、Chiplet設(shè)計等各個領(lǐng)域的領(lǐng)導(dǎo)廠商。
網(wǎng)站客服
粵公網(wǎng)安備 44030402000946號