計(jì)算機(jī)板(“板”)可以被安裝在工業(yè)PC上或直接安裝在各裝置上。然而,由于許多工業(yè)應(yīng)用的復(fù)雜性之間的相互依存關(guān)系,既要保證最高的可用性和可靠性。即使是很小的錯(cuò)誤和失敗也可導(dǎo)致大且昂貴的損壞。工業(yè)主板對(duì)性能要求極高,因此,嚴(yán)格的質(zhì)量標(biāo)準(zhǔn)是一個(gè)先決條件。

　　此外,獲得更長(zhǎng)的壽命周期和長(zhǎng)期技術(shù)支持也被客戶廣泛請(qǐng)求,在選擇標(biāo)準(zhǔn)中,應(yīng)當(dāng)比較不同主板的嵌入式解決方案、期望的壽命周期和可升級(jí)性能。必須區(qū)分一般的高質(zhì)量標(biāo)準(zhǔn)和工業(yè)環(huán)境中惡劣和不斷變化的條件所帶來(lái)的特殊“嵌入式”挑戰(zhàn)?？梢酝ㄟ^(guò)復(fù)雜的設(shè)計(jì)和生產(chǎn)過(guò)程以及使用高質(zhì)量的零部件來(lái)實(shí)現(xiàn)。

　　CPU(處理器及芯片組)性能

　　CPU負(fù)責(zé)執(zhí)行計(jì)算機(jī)的計(jì)算任務(wù)。選擇解決方案時(shí),應(yīng)考慮所需的處理能力。如果希望系統(tǒng)執(zhí)行入門級(jí)工作負(fù)載,則可以選擇低功耗,但是工業(yè)應(yīng)用往往需要執(zhí)行復(fù)雜的任務(wù)。影響CPU性能的三個(gè)方面:時(shí)鐘頻率、CPI、指令的條數(shù)。減少指令的條數(shù)可以使得CPU更加簡(jiǎn)潔、使用較少的寄存器,系統(tǒng)代碼也會(huì)變得更加簡(jiǎn)潔。例如 RISC-V。底層的指令減少,上層例如操作系統(tǒng)、匯編程序需要編寫的代碼亦會(huì)變多。但是因?yàn)楦鞣N指令使用到的頻率和周期內(nèi)不同信息的訪問(wèn)次數(shù),設(shè)計(jì)CPU是要考慮到優(yōu)化指令的執(zhí)行速度,優(yōu)化高頻訪問(wèn)的指令,分配更多的資源。例如X86。

　　所有產(chǎn)品最終都會(huì)有使用壽命,但是這應(yīng)該是一個(gè)計(jì)劃有序的過(guò)程,允許對(duì)其進(jìn)行升級(jí)換代。選擇處理器及其支持芯片組所依據(jù)的不僅僅只是單純的原始性能參數(shù)。還必須考慮I/O和內(nèi)存需求。

　　主板,I/O性能

　　對(duì)于工業(yè)應(yīng)用來(lái)講,I/O要求可能不僅僅是USB、存儲(chǔ)設(shè)備以及顯示設(shè)備連接。很多應(yīng)用使用并行處理器或?qū)Ｓ肐/O擴(kuò)展卡,這都需要PCI或PCIe連接以便實(shí)現(xiàn)最優(yōu)性能。

　　選擇系統(tǒng),具有合適的插槽,這是最基本的要求。很多情況下,老的I/O板卡只提供PCI接口,這必須與新系統(tǒng)適應(yīng)。

　　PCI/PCIe帶寬由處理器和芯片組所支持的規(guī)格書版本號(hào)碼來(lái)控制。目前最高的帶寬由PCIe 3.0規(guī)格提供。帶寬還受數(shù)據(jù)路徑寬度的限制。最大的PCIe數(shù)據(jù)量為為16路,而最小則為1路。最常用的是X1、X4、X8、和X16。PCIe擴(kuò)展槽的數(shù)量取決于PCH以及處理器所提供的端口數(shù)量。