摘 要：針對(duì)機(jī)器視覺(jué)算法中數(shù)據(jù)量大、高速傳輸、復(fù)雜運(yùn)算及網(wǎng)絡(luò)化的實(shí)際需要，設(shè)計(jì)了以AD9200為視頻采集A/D，DSPsTMS320DM642為核心處理器，應(yīng)用網(wǎng)絡(luò)技術(shù)進(jìn)行圖像傳輸，并以FPGA控制輸出并實(shí)現(xiàn)圖像預(yù)處理功能的實(shí)時(shí)視頻處理系統(tǒng)。 關(guān)鍵詞：機(jī)器視覺(jué)、TMS320DM642、以太網(wǎng) Abstract: This paper constructs a design of Machine Vision System based on TI Dm642 DSPs. The DM642 device is based on the second-generation high-performance, advanced VelociTI very-long-instruction-word（VLIW） architecture（VelociTI.2） developed by Texas Instruments, making these DSPs an excellent choice for digital media applications. This system can sample analog video signals, turn it into digital signals, store it into SDRAM and transmit it based on Ethernet. This system also contains a FPGA. Using FPGA, the system can make some necessary image pretreatment before the video signals gets in DM642. This have a big goodness to take easy DM642’s burden, and let DM642 have more time to do the more complex image treatment work. Key Words: Machine Vision;TMS320DM642;Ethernet 1、引言 　　機(jī)器視覺(jué)自起步發(fā)展到現(xiàn)在，已有15年的發(fā)展歷史。應(yīng)該說(shuō)機(jī)器視覺(jué)作為一種應(yīng)用系統(tǒng)，其功能特點(diǎn)是隨著工業(yè)自動(dòng)化的發(fā)展而逐漸完善和發(fā)展的。 　　目前，國(guó)際上視覺(jué)系統(tǒng)的應(yīng)用方興未艾，1998年的市場(chǎng)規(guī)模為46億美元。在國(guó)外，機(jī)器視覺(jué)的應(yīng)用普及主要體現(xiàn)在半導(dǎo)體及電子行業(yè)，其中大概40%-50%都集中在半導(dǎo)體行業(yè)。具體如PCB印刷電路。主要的機(jī)器視覺(jué)公司諸如德國(guó)克朗斯公司，美國(guó)的工業(yè)動(dòng)力機(jī)械有限公司等等。 　　而在國(guó)內(nèi)，工業(yè)視覺(jué)系統(tǒng)尚處于概念導(dǎo)入期，導(dǎo)致以上各行業(yè)的應(yīng)用很少，即便是有，也只是低端方面的應(yīng)用，大多數(shù)國(guó)內(nèi)公司多代理國(guó)外公司產(chǎn)品，自主研發(fā)的相對(duì)較少，這樣產(chǎn)品在國(guó)內(nèi)售價(jià)相對(duì)很高，導(dǎo)致很多工廠在權(quán)衡利弊之后，放棄了使用機(jī)器視覺(jué)的想法。 　　但隨著我國(guó)配套基礎(chǔ)建設(shè)的完善，技術(shù)、資金的積累，各行各業(yè)對(duì)采用圖像和機(jī)器視覺(jué)技術(shù)的工業(yè)自動(dòng)化、智能化需求開(kāi)始廣泛出現(xiàn)，同時(shí)也由于視頻采集系統(tǒng)硬件產(chǎn)品的價(jià)格下降，國(guó)內(nèi)有關(guān)大專院校和研究所近兩年在圖像和機(jī)器視覺(jué)技術(shù)領(lǐng)域進(jìn)行了積極思索和大膽的嘗試，逐步開(kāi)始了工業(yè)現(xiàn)場(chǎng)的應(yīng)用。另外，各行業(yè)的領(lǐng)先企業(yè)在解決了生產(chǎn)自動(dòng)化的問(wèn)題以后，已開(kāi)始將目光轉(zhuǎn)向視覺(jué)測(cè)量自動(dòng)化方面。這些應(yīng)用大多集中在如藥品檢測(cè)分裝、印刷色彩檢測(cè)等。真正高端的應(yīng)用還很少，因此，以上相關(guān)行業(yè)的應(yīng)用空間還比較大。 　　嵌入式系統(tǒng)和網(wǎng)絡(luò)化是機(jī)器視覺(jué)系統(tǒng)發(fā)展的兩個(gè)趨勢(shì)： 　　1） 嵌入式系統(tǒng)使得數(shù)據(jù)采集、自動(dòng)控制和圖像檢測(cè)集成得更加緊密，另外基于嵌入式系統(tǒng)的機(jī)器視覺(jué)系統(tǒng)具有極低的功耗。 　　2） 網(wǎng)絡(luò)化是嵌入式系統(tǒng)的發(fā)展趨勢(shì)，其在工業(yè)自動(dòng)化領(lǐng)域的應(yīng)用也越來(lái)越廣泛，機(jī)器視覺(jué)于網(wǎng)絡(luò)通信等先進(jìn)技術(shù)的結(jié)合正在改變工業(yè)自動(dòng)化生產(chǎn)的面貌。 　　當(dāng)前，機(jī)器視覺(jué)與運(yùn)動(dòng)控制，網(wǎng)絡(luò)通訊等先進(jìn)技術(shù)的結(jié)合正在改變工業(yè)自動(dòng)化生產(chǎn)的面貌，而同時(shí)具備運(yùn)動(dòng)控制，機(jī)器視覺(jué)，網(wǎng)絡(luò)通訊幾方面技術(shù)背景的企業(yè)無(wú)疑將走在前列。 2、系統(tǒng)硬件設(shè)計(jì) 　　本次設(shè)計(jì)以啤酒瓶檢測(cè)為設(shè)計(jì)背景，結(jié)合機(jī)器視覺(jué)的這兩大發(fā)展趨勢(shì)，開(kāi)發(fā)以TI公司TMS320DM642為核心的嵌入式系統(tǒng)，并應(yīng)用以太網(wǎng)技術(shù)進(jìn)行圖像傳輸。 　　設(shè)計(jì)模塊示意圖： [align=center] 圖1.硬件組成[/align] 2. 1視頻采集模塊 　　模擬視頻信號(hào)采用非標(biāo)準(zhǔn)制式,相機(jī)工作在外觸發(fā)方式下,由FPGA提供觸發(fā)信號(hào),每觸發(fā)一次,相機(jī)傳送一場(chǎng)信號(hào)。進(jìn)入電路板的視頻信號(hào)幅值為1V,先經(jīng)過(guò)視頻運(yùn)算放大器EL4089放大并嵌位，使幅值升為2V.之后信號(hào)分兩路，一路送ISL59885視頻同步分離芯片產(chǎn)生行同步、場(chǎng)同步信號(hào)，一路經(jīng)AD9200進(jìn)行模數(shù)轉(zhuǎn)換。將視頻信號(hào)解碼出行同步、場(chǎng)同步及8位的亮度信號(hào)送入FPGA模塊。 2. 2 FPGA模塊 　　Altera公司的EP1K100系列是性價(jià)比較高的可編程邏輯器件，它具有10萬(wàn)等效系統(tǒng)門，核電壓為2.5V，端口電壓兼容5V、3.3V，工作頻率可達(dá)250MHz，可滿足本卡多電壓高頻率工作要求。 　　這一部分主要負(fù)責(zé)整個(gè)板卡的邏輯控制，時(shí)序調(diào)整。FPGA接收視頻的行、場(chǎng)同步及亮度信號(hào)，并在FPGA中進(jìn)行圖像的預(yù)處理，可以在FPGA中進(jìn)行二值化、sobel邊緣分割、中值濾波。將處理后的亮度信號(hào)送入DM642的視頻口。由于ISL59885產(chǎn)生的行同步信號(hào)每?jī)尚蟹蛛x出一個(gè)，為了正確的采集，F(xiàn)PGA須在每?jī)蓚€(gè)行同步的中間加入一個(gè)行同步信號(hào)，送往DM642的視頻口。另外FPGA還負(fù)責(zé)視頻采集部分的采樣頻率、嵌位信號(hào)的產(chǎn)生，并行IO控制信號(hào)的產(chǎn)生，以及串行接口部分通信協(xié)議RS-232、RS-442的選擇等等。 2.3 DM642模塊與存儲(chǔ)模塊 2.3.1 TMS320DM642模塊： 　　DM642是TI公司新近推出的一款應(yīng)用于視頻和圖像處理方面的芯片,他采用TMS320C64X系列DSPs的內(nèi)核,集成了一些面向視頻及圖像處理的外圍設(shè)備,例如集成了三個(gè)可配置的視頻口,10/100Mbps Ethernet MAC，多通道串行音頻接口（McASP）及66MHz32位PCI總線。TMS320DM642采用TI公司開(kāi)發(fā)的第二代高性能超長(zhǎng)指令字結(jié)構(gòu)VelociT1.2TM，在每個(gè)時(shí)鐘周期內(nèi)可執(zhí)行2個(gè)16＊16位的乘法或4個(gè)8＊8位的乘法。TMS320DM642內(nèi)含6個(gè)算術(shù)邏輯單元,在每個(gè)時(shí)鐘周期內(nèi)都可執(zhí)行2個(gè)16位或4個(gè)8位的加減\比較\移動(dòng)等運(yùn)算。在600MHz的時(shí)鐘頻率下,DM642每秒可以進(jìn)行24億次16位的乘累加或48億次8位的乘累加。這樣強(qiáng)大的運(yùn)算能力，使得DM642可以進(jìn)行實(shí)時(shí)的多視頻處理和圖像處理。 　　本設(shè)計(jì)利用視頻口進(jìn)行圖像采集，用以太網(wǎng)接口實(shí)現(xiàn)圖像傳輸。 　　視頻口能夠支持BT.656、HDTV Y/C、MPEG-2 Transport stream input等多種格式的視頻數(shù)據(jù)的輸入輸出。本次設(shè)計(jì)采用逐行掃描且只采集亮度數(shù)據(jù)，視頻口工作在YcbCr 4：2：2方式下。視頻口與DM642的EDMA結(jié)合，每采集一行圖像數(shù)據(jù)便啟動(dòng)一次EDMA同步事件，將數(shù)據(jù)從接收FIFO中倒到SDRAM中暫存下來(lái)。一場(chǎng)圖像數(shù)據(jù)采集之后，采用EDMA鏈接自動(dòng)重新配置EDMA參數(shù)。整個(gè)圖像采集只消耗極少的CPU時(shí)間，使CPU能夠把精力集中到后面的圖像處理工作中。 2.3.2 存儲(chǔ)器模塊 　　外擴(kuò)了SDRAM及FLASH兩種存儲(chǔ)器。 　　1 ）SDRAM存儲(chǔ)器 　　在CE0空間連接了64bit的SDRAM總線。選取2片48LCHM3282來(lái)構(gòu)成SDRAM。這32M的SDRAM空間用來(lái)存儲(chǔ)程圖像數(shù)據(jù)和圖像處理中間結(jié)果等信息?？偩€由外部PLL驅(qū)動(dòng)設(shè)備控制，在133MHz的最佳運(yùn)行狀態(tài)下運(yùn)行。SDRAM的刷新由TMS320DM642自動(dòng)控制。 　　2 ）FLASH存儲(chǔ)器 　　本系統(tǒng)擴(kuò)展了1M的FLASH，映射在CE1空間的低位。FLASH存儲(chǔ)器選用1M＊8的MBM29DL800。FLASH存儲(chǔ)器主要用于DSPs程序的存儲(chǔ)。CE1空間被配置成8bit，異步接口，F(xiàn)LASH存儲(chǔ)器也是8bit。復(fù)位后的默認(rèn)地址是000，并進(jìn)行1K數(shù)據(jù)的上電自動(dòng)引導(dǎo)。 2. 4 以太網(wǎng)模塊 　　DM642上的EMAC接口為DSP處理內(nèi)核與網(wǎng)絡(luò)提供了一個(gè)有效的接口。他支持10Base-T、100 Base-TX，可工作在10Mbits/second 和 100Mbits/second的速度下進(jìn)行全雙工或半雙工傳輸。并提供硬件流量控制和QOS支持。 　　DM642的EMAC接口支持到計(jì)算機(jī)網(wǎng)絡(luò)協(xié)議的數(shù)據(jù)鏈路層，支持標(biāo)準(zhǔn)的MII接口（媒體無(wú)關(guān)接口）與物理層設(shè)備相連。物理層設(shè)備使用BROADCOM公司的BCM5221，加Pulse公司的1：1型隔離變壓器H1102。 　　網(wǎng)絡(luò)圖像及控制信息的傳輸采用非面向連接的UDP協(xié)議，對(duì)于480＊480大小的8位灰度的圖像，每秒可傳送20幅。 2. 5 IO模塊與串行接口模塊 　　IO接口由FPGA控制，用于向機(jī)械部分、自動(dòng)控制部分發(fā)送控制信號(hào)，并行IO接口有兩路，一路經(jīng)LV162245驅(qū)動(dòng)輸出，一路經(jīng)光耦進(jìn)行隔離輸出。 　　串行接口使用TI公司的TL16C752B UART，他與ST16C550 UART引腳兼容，并具有更大的發(fā)送、接收FIFO緩存（發(fā)送、接收各64Byte ），支持硬件、軟件流量控制。電平轉(zhuǎn)換采用MAXIM公司的MAX3160，RS-232、RS-485、RS-422等多種傳輸協(xié)議。 3、FPGA實(shí)現(xiàn)圖像預(yù)處理算法 　　以FPGA實(shí)現(xiàn)3＊3 Sobel邊緣檢測(cè)為例，介紹FPGA實(shí)現(xiàn)圖像預(yù)處理的方法。 　　首先,應(yīng)從視頻信號(hào)中提取出3＊3 大小的圖像框。須使用三個(gè)FIFO，其大小與一行像素大小相同，將三個(gè)FIFO串行連接在一起。用視頻信號(hào)的前三行充滿三個(gè)FIFO，之后每來(lái)一個(gè)像素在寫(xiě)入FIFO的同時(shí),從每個(gè)FIFO中讀出一個(gè)像素的亮度值，分別放入三個(gè)移位寄存器。如此，在三個(gè)像素點(diǎn)之后就得到一個(gè)3＊3的矩形框。隨著視頻信號(hào)的不斷流入，矩形框?qū)⒈闅v整個(gè)圖像區(qū)域。 　　之后，就可以對(duì)提取出來(lái)的像素點(diǎn)，進(jìn)行各種算法的處理。 　　以下是用Verilog語(yǔ)言描述的3＊3 Sobel算子： 　　wire[10:0] temp1,temp2,temp3,temp4; 　　wire[7:0] sobel1,sobel2,sobel3,sobel4; 　　wire[7:0] dataout; 　　assign temp1 = temp[1] + temp[2] + temp[3]; 　　assign temp2 = temp[7] + temp[8] + temp[9]; 　　assign temp3 = temp[1] + temp[4] + temp[7]; 　　assign temp4 = temp[3] + temp[6] + temp[9]; 　　assign sobel1 = （temp1>temp2）?（temp1-temp2）:0 ; 　　assign sobel2 = （temp3>temp4）?（temp3-temp4）:0 ; 　　assign sobel3 = （sobel1>8’d 255） ? 8’d255 : sobel1; 　　assign sobel4 = （sobel2>8’d 255） ? 8’d255 : sobel2; 　　assign dataout[7:0] = （（sobel3 > sobel4）?sobel3[7:0]:sobel4[7:0]）; 　　其中，考慮到了數(shù)據(jù)計(jì)算的溢出或結(jié)果為負(fù)值的情況，邊緣檢測(cè)效果良好。 4、結(jié)束語(yǔ) 　　本次設(shè)計(jì)為機(jī)器視覺(jué)系統(tǒng)搭建圖像處理部分的硬件平臺(tái)，結(jié)合機(jī)器視覺(jué)系統(tǒng)發(fā)展的兩大趨勢(shì)：嵌入式系統(tǒng)與網(wǎng)絡(luò)技術(shù)?；诿绹?guó)德州儀器公司新近推出的6000系列DSPs芯片TMS320CDM642，利用TMS320DM642芯片上提供的Video Port和Ethernet Media Access Controller實(shí)現(xiàn)視頻采集與網(wǎng)絡(luò)技術(shù)的結(jié)合。利用在線可編程技術(shù)，在FPGA中實(shí)現(xiàn)必要的圖像預(yù)處理算法，減輕TMS320DM642的負(fù)擔(dān)，為后續(xù)的圖像實(shí)時(shí)檢測(cè)打下了良好的基礎(chǔ)。 　　本次設(shè)計(jì)實(shí)現(xiàn)了對(duì)于480＊480的灰度圖像，通過(guò)以太網(wǎng)進(jìn)行25 Frames/s的流暢的傳輸。 　　以下為FPGA實(shí)現(xiàn)的Sobel邊緣提取算法的效果： [align=center] 圖3.原始圖像與Sobel邊緣提取后的圖像[/align] 　　創(chuàng)新觀點(diǎn): 　　本文將機(jī)器視覺(jué)與網(wǎng)絡(luò)技術(shù)相結(jié)合,使用TI公司新近推出的6000系列DSPsTMS320DM642為核心,應(yīng)用ALTERA公司的FPGA,用其實(shí)現(xiàn)圖像預(yù)處理,減輕了DSPs的負(fù)擔(dān).應(yīng)用網(wǎng)絡(luò)技術(shù)實(shí)現(xiàn)圖像傳輸. 參考文獻(xiàn): 　　[1] 徐志軍,徐光輝.CPLD/FPGA的開(kāi)發(fā)與應(yīng)用. 北京:電子工業(yè)出版社,2002 　　[2]TI公司.TMS320DM642 Data Sheet. 　　[3]TI公司.TMS320C6000 DSP EMAC/MDIO Module Reference Guide. 　　[4]TI公司. TMS320C64x DSPVideo Port/VCXO Interpolated Control （VIC） Port Reference Guide. 　　[5]Samir Palnitkar. Verilog HDL數(shù)字設(shè)計(jì)與綜合（第二版）.北京:電子工業(yè)出版社,2004 　　[6]李方慧,王飛,何佩琨.TMS320C6000系列DSPs原理與應(yīng)用（第二版）.北京:電子工業(yè)出版社,2003 　　[7]潘繼軍, C6000DSK的視頻處理系統(tǒng)設(shè)計(jì),微計(jì)算機(jī)信息,2006年,第4-2期, P135-136 　　[8]王熹微,基于DM642的視頻編碼Cache優(yōu)化策略,微計(jì)算機(jī)信息,2005年,第9-2期