摘要:　介紹新型獨立以太網(wǎng)控制器ENC28J60的結(jié)構(gòu)、功能以及與外部接口的軟硬件設(shè)計。ENC28J60以太網(wǎng)控制器采用標(biāo)準(zhǔn)的SPI串行接口，只需4條連線即可實現(xiàn)與單片機(jī)連接，有利于在小型系統(tǒng)上實現(xiàn)以太網(wǎng)功能。對于沒有SPI接口的芯片通過模擬SPI接口的方式亦十分方便。 關(guān)鍵詞:　Ethernet　ENC28J60　SPI　接口 　　 引言 　　 ENC28J60是MicrochipTechnology（美國微芯科技公司）近期推出的28引腳獨立以太網(wǎng)控制器。 　　 在此之前，嵌入式系統(tǒng)開發(fā)可選的獨立以太網(wǎng)控制器都是為個人計算機(jī)系統(tǒng)設(shè)計的，如RTL8019、AX88796L、DM9008、CS8900A、LAN91C111等。這些器件不僅結(jié)構(gòu)復(fù)雜，體積龐大，且比較昂貴。目前市場上大部分以太網(wǎng)控制器的封裝均超過80引腳，而符合IEEE802.3協(xié)議的ENC28J60只有28引腳，既能提供相應(yīng)的功能，又可以大大簡化相關(guān)設(shè)計，減小空間。 1　結(jié)構(gòu)和功能 　　 采用業(yè)界標(biāo)準(zhǔn)串行外設(shè)接口（SPI）的以太網(wǎng)控制器ENC28J60具有以下主要特征： 　　 　　 ◆符合IEEE802.3協(xié)議。內(nèi)置10Mbps以太網(wǎng)物理層器件（PHY）及媒體訪問控制器（MAC），可按業(yè)界標(biāo)準(zhǔn)的以太網(wǎng)協(xié)議可靠地收發(fā)信息包數(shù)據(jù)。 　　 　　 ◆具有可編程過濾功能。特殊的過濾器，包括Microchip的可編程模式匹配過濾器，可自動評價、接收或拒收MagicPacket，單播（Unicast）、多播（Multicast）或廣播（Broadcast）信息包，以減輕主控單片機(jī)的處理負(fù)荷。 　　 　　 ◆10MbpsSPI接口。業(yè)界標(biāo)準(zhǔn)的串行通信端口，使得低至18引腳的8位單片機(jī)也具有網(wǎng)絡(luò)連接功能。 　　 　　 ◆可編程8KB雙端口SRAM緩沖器。以高效的方式進(jìn)行信息包的存儲、檢索和修改，以減輕主控單片機(jī)的內(nèi)存負(fù)荷。該緩沖存儲器提供了靈活可靠的數(shù)據(jù)管理機(jī)制。 　　 2　硬件設(shè)計 　　 ENC28J60的硬件設(shè)計需要注意復(fù)位電路，時鐘振蕩器，振蕩器啟動定時器，時鐘輸出引腳，變壓器、終端和其他外部器件，輸入/輸出電平等幾個方面。（圖1可供參考） 　　 2.1復(fù)位電路 　　 ENC28J60有上電復(fù)位（Power-onReset）功能，RESET引腳上的低電平使ENC28J60進(jìn)入復(fù)位模式；RESET引腳內(nèi)部有弱上拉電阻。ENC28J60的硬件連接如圖1所示。 　　 2.2時鐘振蕩器 　　 ENC28J60需要一個25MHz的晶振，接在OSC1和OSC2腳上；也可由外部時鐘信號來驅(qū)動。此時3.3V的外部時鐘接在OSC1腳上，OSC2斷開或者通過一個電阻接地來降低系統(tǒng)噪聲。 　　 2.3振蕩器啟動定時器 　　 ENC28J60內(nèi)部有一個振蕩器啟動時鐘OST（OscillatorStartupTimer），上電7500個時鐘周期（300μs），OST期滿后內(nèi)部的PHY方能正常工作。這時不能發(fā)送或者接收報文。上位機(jī)可通過檢測ENC28J60內(nèi)部ESTAT寄存器中的CLKRDY位的狀態(tài)來決定是否可設(shè)置發(fā)送或接收報文。 　　 需要注意的是，當(dāng)ENC28J60上電復(fù)位或者從PowerDown模式下喚醒時，必須檢測ESTAT寄存器中的CLKRDY是否置位。只有CLKRDY置位后才能發(fā)送、接收報文，訪問相關(guān)寄存器。 　　 2.4時鐘輸出引腳 　　 CLKOUT引腳可為系統(tǒng)中的其他設(shè)備提供時鐘源。上電后CLKOUT引腳保持低電平，復(fù)位結(jié)束后OST計數(shù)。OST期滿后，CLKOUT輸出頻率為6.25MHz的時鐘。 　　 時鐘輸出功能通過ECOCON寄存器禁止、調(diào)整和使能。時鐘輸出可設(shè)置為1、2、3、4、8分頻，上電后默認(rèn)為4分頻。ECOCON寄存器配置改變以后，CLKOUT引腳有80～320ns的延遲（保持低電平），然后按照設(shè)定輸出固定頻率的時鐘信號。 　　 軟件或者RESET引腳上的復(fù)位信號不會影響ECOCON寄存器的狀態(tài)。PowerDown模式也不會影響時鐘的輸出。當(dāng)禁止時鐘輸出時，CLKOUT引腳保持低電平。 　　 2.5變壓器、終端和其他外部器件 　　 為了實現(xiàn)以太網(wǎng)接口ENC28J60，需要幾個標(biāo)準(zhǔn)的外部器件：脈沖變壓器、偏置電阻、儲能電容和去耦電容。 　　 差分輸入引腳（TPIN+/TPIN-），需要一個1∶1變比的脈沖變壓器來實現(xiàn)10BASET。差分輸出引腳（TPOUT+/TPOUT-），需要一個變比為1∶1、帶中心抽頭的脈沖變壓器。變壓器需要有2kV或更高的隔離能力，防靜電。對變壓器的詳細(xì)要求請參考芯片手冊第16章“電氣特性”。每個部分都需要通過2個50Ω、精度為1%的電阻和1個0.01μF的電容串聯(lián)后接地。 　　 筆者采用的是中山漢仁公司的集成以太網(wǎng)隔離變壓器RJ45插座HR901170A。 　　 ENC28J60內(nèi)部的模擬電路需要在RBIAS引腳和地之間跨接1個2kΩ、1%的偏置電阻。部分?jǐn)?shù)字電路工作在2.5V，以降低功耗；ENC28J60內(nèi)部集成1個2.5V的調(diào)節(jié)器來產(chǎn)生所需的電壓，需在VCAP引腳和地之間接1個10μF的電容保證供電的穩(wěn)定性（該2.5V調(diào)節(jié)器不是為外部負(fù)載設(shè)計的）。 　　 所有的供電引腳（VDD、VDDOSC、VDDPLL、VDDRX、VDDTX）必須接在外部的同一個3.3V電源上；同理，所有的地（VSS、VSSOSC、VSSPLL、VSSTX）必須接在同一個外部地上。每個供電引腳和地之間應(yīng)當(dāng)接1個0.1μF的陶瓷電容去耦（電容要盡可能接近供電引腳）。 　　 驅(qū)動雙絞線接口需要較大的電流，所以電源線應(yīng)盡可能寬，與引腳的連接盡可能短，以降低電源線內(nèi)阻的消耗。 　　 2.6輸入輸出電平 　　 ENC28J60是一個3.3V的CMOS器件，但它設(shè)計得非常容易統(tǒng)一到5V系統(tǒng)中去：SPI、CS、SCK、SI輸入和RESET引腳一樣，都可承受5V電壓。當(dāng)SPI和中斷輸入與3.3V驅(qū)動的CMOS輸出不兼容時，可能需要一個單向的電平轉(zhuǎn)換器。74HCT08（四與門）,74ACT125（四三態(tài)緩沖器）和許多具有TTL電平輸入的5VCMOS緩沖器芯片都可以提供所需的電平轉(zhuǎn)換。 　　 2.7LED配置 　　 LEDA和LEDB引腳在復(fù)位時支持極性自動檢測。既可直接驅(qū)動LED，又可灌電流驅(qū)動。復(fù)位時ENC28J60檢測LED的連接，并按照PHLCON寄存器的默認(rèn)設(shè)置來驅(qū)動。運行過程中的LED極性轉(zhuǎn)換直到下一次系統(tǒng)復(fù)位后才能被檢測到。LEDB的連接比較特殊，在復(fù)位過程中檢測它的連接，決定如何初始化PHCON1寄存器的PDPXMD位。如果LEDB直接驅(qū)動LED，則PHCON1.PDPXMD位被清零，PHY工作在半雙工模式；如果LEDB吸收反向電流點亮LED，則PHCON1.PDPXMD被置位，PHY工作在全雙工模式；如果LEDB沒有連接，則PHCON1.PDPXMD復(fù)位后的值不確定。這時主控制器必須適當(dāng)設(shè)置該位，以使PHY工作在所需的狀態(tài)（半雙工或全雙工）。 　　 3軟件接口 　　 3.1SPI接口 　　 SPI接口（SerialPeripheralInterface）是一種同步、全雙工串行接口，基于主從配置，是一個4線接口——主出/從入（MOSI），主入/從出（MISO），串行時鐘（SCK），從機(jī)選擇（SSEL）。 　　 在同一總線上可以有多個主機(jī)或者從機(jī)，但同一時刻只能有一個主機(jī)和一個從機(jī)能夠進(jìn)行通信。在一次數(shù)據(jù)傳輸過程中，數(shù)據(jù)是同步進(jìn)行發(fā)送和接收的：主機(jī)向從機(jī)發(fā)送1字節(jié)數(shù)據(jù)，從機(jī)也向主機(jī)返1字節(jié)數(shù)據(jù)。數(shù)據(jù)傳輸原則上是全雙工的；但實際上，大多數(shù)情況下只有一個方向上的數(shù)據(jù)流包含有意義的數(shù)據(jù)。 　　 SPI格式的主要特性是SCK信號的無效狀態(tài)和相位，數(shù)據(jù)傳輸?shù)臅r鐘由主機(jī)提供。常用的時鐘設(shè)置基于時鐘極性（CPOL）和時鐘相位（CPHA）兩個參數(shù)，CPOL定義SPI串行時鐘的活動狀態(tài)，而CPHA定義相對于從機(jī)輸出數(shù)據(jù)位的時鐘相位。CPOL和CPHA的設(shè)置決定了數(shù)據(jù)取樣的時鐘沿。 　　 取決于CPOL和CPHA的設(shè)置不同，SPI共有4種模式，如表1所列。 3.2ENC28J60與單片機(jī)的連接 　　 ENC28J60與微控制器MCU的連接是通過SPI實現(xiàn)的，支持10Mbps。對于沒有SPI接口的芯片可通過用I/O口模擬SPI接口的方式實現(xiàn)。ENC28J60僅支持SPI模式0,0。 　　 微控制器可通過SPI接口發(fā)送命令，訪問ENC28J60的寄存器或讀寫接收/發(fā)送緩沖區(qū)，完成相關(guān)操作。復(fù)位也可通過SPI接口由軟件實現(xiàn)，軟件復(fù)位不影響RESET引腳的狀態(tài)。 　　 ENC28J60有兩個中斷輸出，分別用于事件中斷觸發(fā)和網(wǎng)絡(luò)喚醒主機(jī)。 　　 CPU采用LPC2138用宏定義實現(xiàn)SPI口讀寫操作。SOSPDR為SPI數(shù)據(jù)寄存器，該雙向寄存器為SPI提供發(fā)送和接收的數(shù)據(jù)，發(fā)送數(shù)據(jù)通過寫該寄存器提供，SPI接收的數(shù)據(jù)可從該寄存器讀出。SOSPSR為SPI狀態(tài)寄存器。在對SPI接口進(jìn)行操作之前需對其初始化。下面給出讀/寫SPI接口的源代碼。 　　 　　 #defineREADSPI（Val） 　　 　　 ｛ 　　 　　 S0SPDR=0x00; 　　 　　 while（0==（S0SPSR&0x80））; 　　 　　 Val=S0SPDR; 　　 　　 ｝ 　　 　　 #defineWRITESPI（Val） 　　 　　 ｛ 　　 　　 if（0==（S0SPSR&0x40））｛ 　　 　　 S0SPDR=Val; 　　 　　 while（0==（S0SPSR&0x80））; 　　 　　 ｝ 　　 　　 ｝ 　　 亦可用LPC2138的SSP來連接ENC28J60，需將其設(shè)置為SPI模式。應(yīng)當(dāng)注意到SSP有8幀的收/發(fā)FIFO，如果處理不當(dāng)將造成讀/寫錯誤。因為緩沖區(qū)的存在可能破壞讀/寫ENC28J60的時序。 　　 對于沒有SPI接口的單片機(jī)可采用普通I/O口模擬的方法實現(xiàn)SPI主機(jī)。此時須注意靜態(tài)時時鐘的無效狀態(tài)和相位，以及輸出數(shù)據(jù)位出現(xiàn)的時間；對ENC28J60操作期間片選必須保持有效（低電平），操作結(jié)束后返回低電平。根據(jù)ENC28J60的讀/寫波形很容易寫出模擬SPI主機(jī)的程序。筆者曾在AT89S51上實現(xiàn)了模擬SPI主機(jī)讀/寫MCP2515的操作。 　　 4　結(jié)論 　　 筆者在LPC2138+ENC28J60+HR901170A平臺上實現(xiàn)了以太網(wǎng)通信。相對于其他方案，該系統(tǒng)極為精簡。對于沒有開放總線的單片機(jī)，雖然有可能采用模擬并行總線的方式連接其他以太網(wǎng)控制器，但不管從效率還是性能上，都不如用SPI接口或采用通用I/O口模擬SPI接口連接ENC28J60的方案。 　　 可以看出，ENC28J60是極具特色的獨立以太網(wǎng)控制器：SPI接口使得小型單片機(jī)也能具有網(wǎng)絡(luò)連接功能；集成MAC和PHY無需其他外設(shè)；具有可編程過濾功能，可自動評價、接收或拒收多種信息包，減輕了主控單片機(jī)的處理負(fù)荷；內(nèi)部繼承可編程的8KB雙端口SRAM緩沖器，操作靈活方便。不足之處為僅支持10BASET。 　　 參考文獻(xiàn) 　　 　　 ［1］MicrochipTechnologyInc.ENC28J60StandAlone 　　 　　 EthernetControllerwithSPIInterface. 　　 ［2］PhilipsSemiconductors.LPC213xUserManual. ]