【新型材料的設(shè)計(jì)與研發(fā)，驅(qū)動(dòng)人工智能時(shí)代的前進(jìn)】我們正處于最大規(guī)模的計(jì)算潮流的風(fēng)口浪尖——那就是由大數(shù)據(jù)驅(qū)動(dòng)的AI(人工智能)時(shí)代。要想成為這個(gè)時(shí)代的弄潮兒，就需要顯著提升處理器性能以及內(nèi)存容量和延遲性。當(dāng)經(jīng)典摩爾定律微縮速度日漸減緩，行業(yè)將面臨的挑戰(zhàn)正在日益嚴(yán)峻。而以上的要求便成為AI時(shí)代之所需。

為繼續(xù)推動(dòng)行業(yè)與時(shí)俱進(jìn)的發(fā)展，我們需要在原子級(jí)層面就開(kāi)始系統(tǒng)性的設(shè)計(jì)新型材料組合，用新架構(gòu)和新設(shè)備成就人工智能的明天。

在這系列博客中，第一篇我將先闡述晶體管接觸孔和本地互聯(lián)的材料拐點(diǎn)，下一篇接著探討集成材料解決方案的需求。

談到計(jì)算機(jī)時(shí)代，它曾經(jīng)由經(jīng)典摩爾定律所代表，即依賴于少數(shù)材料以及通過(guò)光刻實(shí)現(xiàn)幾何尺寸縮小，從而提升芯片性能、功耗、尺寸及成本，通常稱為PPAC。

而到了移動(dòng)時(shí)代，我們看到原來(lái)用在經(jīng)典摩爾定律中的系列材料達(dá)到物理極限，隨著器件架構(gòu)的變化采用一些新型材料，例如從平面晶體管轉(zhuǎn)變到FinFETs來(lái)促進(jìn)PPAC縮放。

時(shí)至如今，對(duì)于人工智能時(shí)代而言，PPAC優(yōu)化需要更多新型的其它材料。此外，尺寸縮小后，界面層在材料特征中的占比也越來(lái)越大，而在原子級(jí)層面設(shè)計(jì)材料成為需求的核心，同時(shí)也是重要挑戰(zhàn)。

新型材料被需求的關(guān)鍵之處在于接觸孔和本地互聯(lián)，即最小層面的金屬互聯(lián)。它將晶體管與外界相連，目前我們使用的材料分別是鎢和銅(圖1)。

圖1：為持續(xù)提升器件性能

新型材料

應(yīng)用材料公司在創(chuàng)新材料工程方面的突破性進(jìn)展就是研發(fā)出一系列使用鈷作為導(dǎo)體制造晶體管接觸孔和互聯(lián)的產(chǎn)品。這是過(guò)去20多年來(lái)第一次對(duì)晶體管供電的金屬線做出改變。上一次變革還是在1997年開(kāi)始使用銅。

當(dāng)我們持續(xù)看到新架構(gòu)以及光刻技術(shù)進(jìn)步的同時(shí)，芯片制造最巨大的變化將發(fā)生在材料領(lǐng)域。對(duì)比90年代使用的材料數(shù)量(很少)，我們預(yù)計(jì)未來(lái)對(duì)新材料的需求數(shù)量將增長(zhǎng)10倍，并可大幅提升人工智能時(shí)代的芯片性能。

為何選擇鈷?

由于電阻和間隙填充，在10nm節(jié)點(diǎn)使用鎢作為晶體管接觸孔金屬，其性能遭遇瓶頸。同樣，用銅在M0和M1層面制造的本地互聯(lián)也飽受間隙填充、電阻和可靠性的困擾——性能受限，芯片制造成本因此受影響。在7nm制程及以下技術(shù)節(jié)點(diǎn)用鈷代替鎢接觸孔和本地互聯(lián)銅則打破了上述性能瓶頸(圖2)。

那么，鈷具有哪些優(yōu)勢(shì)呢?與鎢相比，鈷能夠用更薄的阻擋層填補(bǔ)小尺寸特征，所以尺寸越小，固有電阻越高。

圖2：鈷將在最小導(dǎo)電層上取代鎢和銅

制造鎢接觸孔需要相當(dāng)厚的套筒，由一個(gè)雙材料疊層的阻擋層和一個(gè)成核層組成。這些薄膜的厚度不能隨著特征縮小而進(jìn)一步降低，限制了導(dǎo)電金屬的可用體積。晶體管接觸孔縮小到12nm后，即達(dá)到物理極限，沒(méi)有多余的體積可用于鎢。更薄的襯墊阻擋層可以與鈷一起在關(guān)鍵尺寸(CD)15nm處使用(大致相當(dāng)于7nm節(jié)點(diǎn))，可以使導(dǎo)電金屬性能增加3.7倍。

圖3：通過(guò)模擬論證了鈷能夠顯著提高性能

采用鈷晶體管接觸孔會(huì)顯著降低電阻和變異性?；趦?nèi)部研發(fā)數(shù)據(jù)，鈷接觸孔電阻低于87%，變異性從超過(guò)10歐姆(標(biāo)準(zhǔn)化)降至約0.06歐姆。由于電阻降低以及由于晶體管接觸孔變異性降低而導(dǎo)致的成品率損失降低，所以這些改進(jìn)可以通過(guò)更低的功耗，實(shí)現(xiàn)更多的晶體管固有性能。

即使突破了晶體管接觸孔的瓶頸，下一個(gè)性能瓶頸就是本地互聯(lián)銅線。雖然銅作為塊體金屬，電阻比鈷要低，但是在10-15nm范圍內(nèi)有一個(gè)交叉點(diǎn)，鈷互聯(lián)在這個(gè)交叉點(diǎn)的電阻低于銅互聯(lián)。形成這個(gè)交叉點(diǎn)的原因是電子平均自由程，銅為~39nm，鈷為~10nm。電子平均自由程定義了電子在塊體材料中無(wú)散射情況下的行程長(zhǎng)度。當(dāng)特征低于平均自由程時(shí)，材料界面層和晶界發(fā)生明顯散射，導(dǎo)致電阻增加。更小的電子平均自由程使電子在窄線中流通，并減少碰撞，從而降低電阻。

同時(shí)如前所述，鈷的阻擋層比銅更薄，因此鈷互聯(lián)線通孔的垂直電阻更低。綜合這些因素，鈷有助于釋放晶體管在7nm制程及以下技術(shù)節(jié)點(diǎn)的全部潛力。

最后，我們通過(guò)5級(jí)環(huán)形振蕩器電路EDA模擬論證了鈷的價(jià)值。我們證明對(duì)于一系列模擬的關(guān)鍵尺寸，含鈷電路的性能要優(yōu)于鎢。實(shí)際上，鈷的這一優(yōu)勢(shì)隨著關(guān)鍵尺寸的縮小而增加，使芯片性能顯著提升15%。

如需更加詳細(xì)地了解關(guān)于鈷的優(yōu)勢(shì)以及應(yīng)用材料公司如何在晶體管接觸孔和互聯(lián)線中實(shí)現(xiàn)其用途，歡迎您瀏覽如下網(wǎng)頁(yè)觀看我們近期的網(wǎng)絡(luò)直播或文字記錄。http://ir.appliedmaterials.com/phoenix.zhtml?c=112059&p=SafeHarbourJune5

集成材料解決方案

計(jì)算機(jī)時(shí)代通常通過(guò)單流程系統(tǒng)解決方案來(lái)推動(dòng)經(jīng)典摩爾定律，集成過(guò)程更少。而在移動(dòng)時(shí)代，我們見(jiàn)證了集成過(guò)程系統(tǒng)的發(fā)展，使新型材料的使用成為現(xiàn)實(shí)。與早期時(shí)代不同的是，它不只是通過(guò)一種適應(yīng)性廣的材料取代另一種材料，而是需要多元?jiǎng)?chuàng)新，與一系列過(guò)程技術(shù)協(xié)調(diào)發(fā)展，共同解決集成新型材料所面臨的難題。集成材料解決方案已經(jīng)實(shí)現(xiàn)了鈷的技術(shù)突破，解決了鎢和銅存在的限制問(wèn)題。我將在下一篇博客中更加詳細(xì)地探討鈷的集成材料解決方案。

結(jié)論

我們將看到微縮帶來(lái)越來(lái)越多的PPAC挑戰(zhàn)，這些挑戰(zhàn)需要通過(guò)新型材料和集成材料解決方案加以解決。

在應(yīng)用材料公司，我們擁有業(yè)界最大規(guī)模的材料工程能力，可以一站式探索、開(kāi)發(fā)和集成新材料，實(shí)現(xiàn)行業(yè)拐點(diǎn)。我們的優(yōu)勢(shì)得天獨(dú)厚，能夠通過(guò)新型材料解決問(wèn)題，并將集成材料解決方案推向市場(chǎng)，解決人工智能時(shí)代遇到的難題，從容應(yīng)對(duì)挑戰(zhàn)。