1 引言 時問繼電器是一種延時功能由電子線路來實現的控制器，可廣泛應用于自控電路中作時間控制及指示用。時間繼電器具有多延時功能（通電延時、接通延時、斷電延時、斷開延時、往復延時、間隔定時、星三角啟動延時、程序式延時）、多設定方式（電位器設定、數字撥碼開關、按鍵等）、多時基選擇（0.01s、ls、lmin、lh等）、多工作模式、顯示等特性。 2 典型時間繼電器線路 1）常用CMOS計數分頻集成電路CD406O構成時間繼電器 （1）原理分析：該延時電路的核心IC是由l4位二進制串行計數器／分頻器構成，IC內部由振蕩器和14級分頻器組成，振蕩器部分可由電阻Rt和電容Cr構成振蕩器，產生固定的振蕩頻率，主振產生的矩形波可進入14級分頻器，并通過1O個輸出端得到不同的分頻系數（分頻最小可得到16分頻Q4，最大可得到16384分頻Q14），便可得到所需的定時控制（見圖1）。 　　 （2）振蕩器參數設置：振蕩頻率f與RC有以下近似關系：f=1／2.2Rt·Cr（Vdd=10V）。實際使用的時間繼電器，往往需要控制時間連續(xù)可調，為保證時間可調，則振蕩回路Rt可選擇線性能較好的X型可調電位器。延時電容可選擇穩(wěn)定性好的CBB聚丙烯電容，時間繼電器標牌延時刻度可根據所選擇的可調電位器機械行程的偏轉角度來定，從而使設定時間值（標牌刻度示值）與實際延時值相吻合，以減少整定誤差。 2）時間專用芯片B9707EP構成的時間繼電器 （1）原理分析：在專用芯片OSC。、OSCz、0S外接晶以及電阻構成并聯晶體振蕩器產生32768Hz主脈沖，主沖分別進入芯片內置的時序電路和分頻器時基選擇電，使之產生時序脈沖，并在P、P、P。、P輸出BCD碼，生相應的秒脈沖。P產生的秒脈沖在配相應的元器件可反映時間繼電器的工作狀態(tài)，當延時來到時，秒脈沖使線路的LED發(fā)光管處于閃爍狀態(tài)，待延時到達后，為常亮狀態(tài)，而在此時，D。、D2、D3、D產生位置顯示描脈沖以及時基脈沖（見圖2）。 　?。?）時間設置：可通過SA、SA。、SA。、SA撥碼開關進行個、十、百、千的“8、4、2、1，’設定至芯片寄存器中，以備在芯片內部比較電路中進行比較。K與K分別可設定工作模式和時基選擇，并將設定輸人到芯片內部工作模式寄存器和時基寄存器中，在芯片外部配相應的電源和7段鎖存譯碼驅動器，則可顯示延時值。 　?。?）其它輔助功能：片1腳GATE還具有累加計時功能，1腳在低電平時分頻器連續(xù)工作，當接入高電平時計數器分頻器暫停工作。當外接2變成低電平后，計時顯示又可在原計時顯示基礎上累加計時，從而可實現累加計時功能。在工作原理圖中開關K可實現此功能。 　　k3為工作模式選擇，當K3接通時，時問繼電器的工作模式為間隔定時，也就是當時間繼電器接通工作電源后，芯片0UT輸出端先輸出高電平，致使內部執(zhí)行繼電器工作，待所設定的延時到達后OUT無高電平輸出，執(zhí)行繼電器釋放。 3 時間繼電器電磁兼容性以及使用環(huán)境 時間繼電器作為自動控制器件應用較廣泛，尤其是在涉及低壓電器控制網絡中有較多電器設備環(huán)境中使用時電磁干擾問題更趨于嚴重。組成時間繼電器的內部元器件的損壞這時已不是引起時間繼電器失效的主要原因，而在于應用場合中的各種干擾通過電磁耦合、電容耦合直接進入時間繼電器，干擾其正常的延時控制。時間繼電器在此干擾環(huán)境下能否正常工作往往會影響到整個自動控制系統的正常邏輯功能，甚至還可能造成大的質量事故和經濟損失，所以時間繼電器在各種惡劣環(huán)境都應有較高的可靠性和抗干擾能力，也就是說時間繼電器須有良好的電磁兼容性能。 4 結束語 時間繼電器的發(fā)展，由最早的分離器件來完成的延時，現在已有專用的CMOS時間繼電器芯片來替代，尤其近幾年PLC以其通用性強、靈活性好、硬件配套齊全、編程方法簡單易學及可靠性高，可能在不久的將來，PLC會在自動控制領域中起到更重要的作用。 點擊下載：淺談時間繼電器的應用